内存 (DRAM) 性能就是速度与延迟之间的关系。虽然这两者密切相关，但它们可能不会按您所想的方式联系起来。本文说明了速度与延迟在技术层面如何关联，以及您可如何使用此信息来优化您的内存性能。
关于延迟的看法和真相
看法
许多用户认为 CAS 延迟是实际延迟性能的准确指标 许多用户还认为，由于 CAS 延迟随着速度提升而增大，因此有一部分速度会变得无效 真相
半导体工程师知道 CAS 延迟不是性能的准确指标 延迟最好按纳秒来测量 随着速度提升，延迟降低或保持大致相同，意味着更快的速度实现更好的性能 延迟感觉和真实延迟之间的差异归根到底取决于如何定义和测量延迟。
延迟悖论
延迟经常被误解，因为在产品宣传页和规格对比中，延迟以 CAS 延迟 (CL) 来表示，而这仅是延迟方程式的一半。由于 CL 额定值仅指明时钟周期的总数，它们与每个时钟周期的持续时间没有任何关系，因而它们不应被推断为延迟性能的独特指标。
以纳秒级计算模块的延迟，即可尤为准确地判断一个模块在实际上是否比另一个模块更快地响应。如需计算模块的延迟，请将时钟周期持续时间乘以时钟周期总数。这些数字将在官方工程文档和模块数据表中注明。下面是这些计算的例子。
技术 模块速度 (MT/s) 时钟周期时间 (ns) CAS 延迟 延迟 (ns) SDR 100 8.00 3 24.00 SDR 133 7.50 3 22.50 DDR 335 6.00 2.5 15.00 DDR 400 5.00 3 15.00 DDR2 667 3.00 5 15.00 DDR2 800 2.50 6 15.00 DDR3 1333 1.50 9 13.50 DDR3 1600 1.25 11 13.75 DDR4 1866 1.07 13 13.93 DDR4 2133 0.94 15 14.06 DDR4 2400 0.83 17 14.17 DDR4 2666 0.75 18 13.50
什么是延迟和延迟方程式？
在基础层面上，延迟指的是输入命令与执行命令之间的延时。延迟是这两个事件之间的时间差。当内存控制器指示内存访问特定位置时，数据必须在列地址选通脉冲 (CAS) 中经历若干时钟周期才能到达其期望的位置并完成命令。基于这一点，有两个变量可确定模块的延迟：
数据必须经历的总时钟周期数（按数据表上的 CAS 延迟或 CL 来测量） 每个时钟周期的持续时间（按纳秒来测量） 结合这两个变量，我们可得出延迟方程式：
延迟 (ns) = 时钟周期时间 (ns) x 时钟周期数 (CL)
在内存技术的历史中，随着速度提升，时钟周期时间缩短，即意味着随着技术成熟，虽然有着更多的时钟周期需要完成，但是延迟却缩短了。由于速度提升且延迟保持大致相同，您能够使用更新、更快和更节能的内存来实现更高水平的性能。
在讨论这一点的时候，我们必须注意，我们所说的“延迟保持大致相同”指的是，举例来说，从 DDR3-1333 至 DDR4-2666，延迟从 13.5 ns 开始，然后恢复为 13.5 ns。虽然在此范围内有几种情况下延迟增大了，但增加的数值仅零点几纳秒。在这个相同的跨度范围内，速度提升超过 1,300 MT/s，有效地抵消了任何跟踪延迟的增加。
哪一个更重要：速度还是延迟？
根据 Crucial 英睿达性能实验室的深入工程分析和广泛测试，对这个经典问题的回答是速度。总之，随着速度提升，延迟保持大致相同，意味着更快的速度使您能够实现更高水平的性能。
安装尽可能多的内存，使用新内存技术，以及选择具有尽可能符合成本效益的速度和尤为适合您所需应用的模块，从而优化您的系统。
转载来源：https://www.crucial.cn/learn-with-crucial/memory/difference-between-ram-rate-and-cas-delay
